Ca răspuns la structura din ce în ce mai complexă a procesoarelor standard, în urmă cu zece ani, la Universitatea din California, Berkeley, a fost creată o arhitectură deschisă, cu set de instrucțiuni foarte redus. Aceasta se află acum la a cincea generație – și oferă numeroase avantaje. Un motiv pentru dezvoltarea unui set de instrucțiuni relativ simplu a fost acela de a cerceta de ce majoritatea compilatoarelor nu utilizează multe dintre modurile de adresare oferite de procesoarele obișnuite. Noua arhitectură a setului de instrucțiuni (ISA – Instruction Set Architecture) a fost denumită RISC (Reduced Instruction Set Computer) datorită complexității sale reduse. Cea de-a cincea versiune, RISC-V, se bazează pe o abordare cu sursă deschisă și pare a fi un adevărat progres pentru RISC.
Unul dintre principalele motive este acela că Fundația RISC-V, care are în prezent peste 1.000 de membri și promovează dezvoltarea RISC-V ISA, nu percepe taxe de licență pentru utilizarea seturilor de instrucțiuni. Chiar și utilizarea comercială a RISC-V nu necesită acorduri de licență sau plăți. Acest lucru face din RISC-V un procesor foarte atractiv în comparație cu tehnologiile de procesare x86 și ARM. Pe lângă costurile semnificativ mai mici, acest lucru înseamnă, totodată, că utilizatorii nu devin dependenți de alte companii. Oricine își poate dezvolta propriile nuclee și procesoare RISC-V. În condițiile în care procesoarele pot fi, de asemenea, încărcate ca nuclee soft în logica programabilă, acesta este un avantaj, deloc de neglijat.
Flexibilitate și durabilitate
RISC-V definește ISA, dar nu și arhitectura procesorului. Acest lucru oferă dezvoltatorilor o mare flexibilitate, deoarece pot combina RISC-V cu orice arhitectură doresc. Datorită setului fix de instrucțiuni, programele dezvoltate astăzi vor putea fi executate și în implementările viitoare. Acest lucru face ca RISC-V să fie deosebit de interesant pentru aplicațiile industriale cu cicluri de viață lungi.
Întregul set de instrucțiuni RISC-V se bazează pe formatele registru-la-registru, salturi necondiționate și condiționate, stocare de date și valori ‘immediate’ scurte și lungi. Arhitectura se caracterizează prin varietatea de regiștri proprii, deoarece RISC-V este o arhitectură de tip ‘load-store’ care funcționează fără moduri de adresare complexe. În esență, aceasta nu are nicio zonă I/O dedicată, ci doar I/O mapate în memorie.
Un alt avantaj al conceptului RISC-V rezidă în faptul că nu este nevoie de un micro-secvențiator extins. Ca atare, majoritatea comenzilor sunt executate direct de hardware în locul unui microprogram. Acest lucru are un efect pozitiv, deoarece, în general, este nevoie de un singur ciclu de ceas.
Trei arhitecturi de bază …
În general, sunt disponibile trei arhitecturi de bază cu lățimi diferite ale regiștrilor de numere întregi. Cele deja definite sunt RV32 pe 32 de biți și RV64, pe 64 de biți. Versiunea pe 128 de biți, RV128, este încă în faza de proiectare.
… și extensii pentru procesoare specifice
Arhitecturile de bază pot fi extinse pentru a permite dezvoltarea unor procesoare specifice pentru aplicații dedicate. Dezvoltatorii pot alege dintr-o serie de funcții, cum ar fi virgulă mobilă, virgulă mobilă dublă și cvadruplă, operații atomice și instrucțiuni vectoriale.
Microcontroler bazat pe RISC-V
Deja există o serie de producători care oferă microcontrolere și procesoare bazate pe RISC-V. Organizația RISC-V cuprinde numeroși membri, inclusiv membri strategici și membri fondatori bine-cunoscuți, universități de renume mondial, precum și mari corporații digitale precum Google și Alibaba.
Rutronik acordă o atenție deosebită evoluției pieței, deoarece mulți dintre partenerii săi de franciză și de tehnologie sunt membri activi ai comunității RISC-V, iar mulți dintre ei au investit deja sume importante în această tehnologie. Printre partenerii strategici RISC-V ai Rutronik se numără, de exemplu, Infineon, Nordic, Gowin, Rockchip, Efinix, Segger și mulți alții. Din aceste date, reiese deja că, pe lângă nucleele ARM și soluțiile proprietare, companiile se vor baza în viitor în mod intensiv pe tehnologia RISC-V.
Un producător de top din Asia, care utilizează nuclee RISC-V pe lângă nucleele ARM, a lansat primele microcontrolere pe 32-biți bazate pe RISC-V. Acestea sunt microcontrolere cost-eficiente, cu putere de calcul ridicată și consum redus de putere, destinate exigentei piețe de produse embedded. Nucleul RISC-V Bumblebee operează la 108 MHz și suportă RV32IMAC, adică varianta ISA pentru 32 biți. Literele de după 32 reprezintă extensiile operațiilor cu numere întregi (I de la Integer), înmulțiri și împărțiri (M de la Multiply), operații atomice (A de la Atomic) și un set comprimat de instrucțiuni pe 32-biți (C de la Compressed), operații care conferă microcontrolerelor foarte multă putere. Tipic, aceste microcontrolere dispun de până la 128 kB de memorie flash și 32 kB de memorie SRAM. Numeroase I/O-uri și periferice avansate sunt conectate la două magistrale APB. Grație acestor caracteristici, microcontrolerele bazate pe tehnologia RISC-V sunt ideale pentru aplicații în rețea, în special pentru control industrial, comanda motoarelor, sisteme de monitorizare a energiei și sisteme de alarmă, dispozitive de consum și portabile, POS-uri, GPS-uri auto și display-uri LED.
Dezvoltatorii pot găsi deja plăci de dezvoltare extinse, kituri de start și o bibliotecă software cuprinzătoare în lumea RISC-V, precum și suport IDE și instrumente de depanare, de asemenea, de la partenerii Rutronik, cum ar fi Segger. Acest lucru le permite utilizatorilor să își implementeze rapid proiectele.
Concluzie
În comparație cu x86 și Arm, RISC-V oferă în primul rând costuri mai mici, precum și mai multă libertate și flexibilitate în proiectare – bucurându-se, în același timp, de o popularitate în creștere. Așadar, merită să le analizați cu atenție.
Autori: Walter Hagner și Hao Wang, ambii Product Sales Manager Digital la Rutronik
Rutronik | https://www.rutronik.com
